AktuellesInstitutForschungPublikationenLehreLinksIntranetSuche
 Forschung >  Erdkörper >  SLR-Technologie >  SLR-Station Graz - Lustbühel >  Technologie >  kHz SLR PC Karte 
MissionenErdkörperErdnaher WeltraumSonnensystemInterdisziplinäres

kHz SLR PC Card

kHz SLR bedingt eine Reihe von anderen Aufgaben als konventionelle 10 Hz SLR; um diese Aufgaben durchzuführen – und trotzdem flexibel und offen für Verbesserungen zu bleiben – haben wir eine universelle und vielseitige kHz SLR PC–Karte entwickelt.

Es handelt sich hierbei um eine einfache ISA Bus-Karte für PC, bestückt mit einem großen FPGA (Field Programmable Array) und etwas Verbindungslogik; innerhalb des FPGA werden zahlreiche notwendige Funktionen für die kHz-Messung erfüllt.

Dieses FPGA enthält nunmehr die gesamte Logistik für den Range Gate Generator, der mit einer Auflösung von 0.5 ns bis zu 300 Range Gates speichert und automatisch verwaltet.

Das FPGA erlaubt auch die gesamte Kontrolle des High-Q-Lasers, von der Generation der Laser-Schussbefehle (10 –2000 Hz) und der Trigger-Pulse für den Nachverstärker, bis zur automatischen Überwachung der Laserpumpdioden.

Damit sind auch alle logischen Schaltkreise vorhanden, um – ebenfalls automatisch -Überlappungen von ankommenden Einzelphotonen und abgefeuerten Laserschüssen zu vermeiden: Bei jedem Laserschuss werden viele Photonen in der Atmosphäre rückgestreut, und treffen auf den Detektor; dieser würde daher ein etwa zur gleichen Zeit vom Satelliten zurückkommendes Photon meist nicht mehr erkennen. Um dies zu verhindern, beobachten Schaltungen im FPGA das Verhältnis zwischen Sende- und Empfangspulsen; sind sie näher als die eingestellte Grenze (z.B. 50 µs), werden die nächsten Laser-Feuerpulse entsprechend geringfügig verzögert.

Die Karte erhält die 10 MHz Standardfrequenz, und zusätzlich das 1 pps-Signal (1 Puls pro Sekunde). Damit wird eine interne Zeitskala – synchron zum 1-pps-Signal - mit einer Auflösung von 1 µs erzeugt, die vom PC jederzeit und sehr schnell gelesen werden kann.

Die Karte liest und speichert automatisch und asynchron alle von den Event-Timern gemessenen Ereignisse; diese können dann rasch vom PC gelesen werden.

Mehrere 64-bit serielle I/O Interfaces sind ebenfalls implementiert; diese sind über BNC-Kabel mit dem Teleskop, der Beobachterkabine und dem Lasertisch verbunden; jedes dieser Interfaces erlaubt eine einfache Kontrolle / Einstellung von Spiegeln, Schalter, Sicherheits-Bits, Signale für den akustischen Empfangsindikator usw.

All diese Funktionen beanspruchen derzeit etwa 25 % der FPGA – Kapazität; daher ist hier noch eine Menge Platz für zukünftige Verbesserungen.

Letzte Änderung: 17.12.2007
DeutschEnglish
StartseiteImpressumKontaktSitemap